Układy programowalne 0800-UPROG

+Program zajęć

1. Wstęp - rodzaje i typy układów cyfrowych.
2. Parametry układów cyfrowych.
3. Proste układy programowalne PAL, GAL i PLA.
4. Struktura układów PLD oraz CPLD.
5. Struktura układów FPGA.
6. Języki opisu sprzętu: VHDL, ABEL, VERILOG itp.
6.1. Opis i implementacja układów kombinacyjnych,
6.2. Opis i implementacja układów sekwencyjnych,
7. Systemy CAD w zastosowaniu do układów programowalnych.
7.1. Edytory języka VHDL.
7.2. Edytory schematów.
7.3. Symulatory.
7.4. Kompilatory.
8. Programowanie układów programowalnych.
9. Projektowanie układów programowalnych.
9.1. Projektowanie strukturalne.
9.2. Projektowanie funkcjonalne.
9.3. Projektowanie na poziomie przesłań między-rejestrowych (RTL).

Laboratorium

Program zajęć:
Wstępne ćwiczenia laboratoryjne z języka VHDL: środowisko programistyczne i konstrukcja języka.
1. Implementacja odbiornika PS2 w strukturze układu programowalnego XC95-108.
2. Projekt i implementacja liczników synchronicznych i asynchronicznych w strukturze układu programowalnego FPGA Spartan-6 (ATLYS, Schematic, Licznik synchroniczny i asynchroniczny, pamięć ROM)
3. Projekt i implementacja nadajnika transmisji szeregowej w strukturze układu programowalnego FPGA Spartan2.
4. Projekt i implementacja procesora PicoBlaze w strukturze Spartan-3E (Spartan-3E Starter Kit, PicoBlaze, KCPSM, pBlazIDE)
5.Implementacja bloków mnożących w strukturze FPGA typu VIRTEX-5 (GENESYS, Core Generator, DSP48E, HD44780, ST7066U)
6. Implementacja wirtualnego procesora w strukturze FPGA typu SPARTAN-3.
7.Implementacja wbudowanych bloków funkcjonalnych DCM i PLL w strukturze programowalnej SPARTAN-6 (ATLYS, CMT, DCM, PLL, DLL, DFS, DDS, FPGA Editor)
8. Projekt i implementacja układu analogowo-cyfrowego w strukturach PsoC.
9. Obsługa wyświetlacza LCD VI-201-DP-RC-S.
10.Projekt modulatora PWM w strukturze układu Virtex-II Pro (PWM, XC2VP4, 2VPxLC, licznik, dzielnik)
11. Wykorzystanie bloków pamięciowych RAMB w układach FPGA.
12. Opis i implementacja układu cyfrowego z wykorzystaniem Matlaba.

W cyklu 2022/23L:

Program zajęć

Laboratorium

Program zajęć:
1. Implementacja odbiornika PS2 w strukturze układu programowalnego XC95-108.
2. Projekt i implementacja liczników oraz dzielników częstotliwości w strukturze układu programowalnego CPLD firmy Lattice Semiconductors Mach4a5.
3. Projekt i implementacja nadajnika transmisji szeregowej w strukturze układu programowalnego FPGA Spartan2.
4. Wykorzystanie bloków DLL w strukturze Virtex.
5. Implementacja bloków mnożących w strukturze FPGA typu VIRTEX-4.
6. Implementacja wirtualnego procesora w strukturze FPGA typu SPARTAN-3.
7. Projekt i implementacja układu cyfrowego w strukturach CPLD CoolRunner2.
8. Projekt i implementacja układu analogowo-cyfrowego w strukturach PsoC.
9. Obsługa wyświetlacza LCD VI-201-DP-RC-S.
10. Eliminacja wpływu drgań styków w strukturach FPGA.
11. Wykorzystanie bloków pamięciowych RAMB w układach FPGA.
12. Opis i implementacja układu cyfrowego z wykorzystaniem Matlaba.

W cyklu 2023/24L:

Program zajęć

Laboratorium

W cyklu 2024/25L:

Program zajęć

Laboratorium

W cyklu 2025/26L:

Program zajęć

Laboratorium

Całkowity nakład pracy studenta

(do roku 2019/20) - godziny realizowane z udziałem nauczycieli: 60 h - czas wymagany do przygotowania się do wykładu: 20 h - czas wymagany do przygotowania się do laboratorium: 20 h - czas wymagany do przygotowania się i uczestnictwa w procesie oceniania: 10 h - czas wymagany do przygotowania się do egzaminu: 20 h Łącznie: 130 h (5 ECTS) (w roku 2020/21) - godziny realizowane z udziałem nauczycieli: 90 h - czas wymagany do przygotowania się do wykładu: 20 h - czas wymagany do przygotowania się do ćwiczeń: 30 h - czas wymagany do przygotowania się do laboratorium: 20 h - czas wymagany do przygotowania się i uczestnictwa w procesie oceniania: 20 h - czas wymagany do przygotowania się do egzaminu: 20 h Łącznie: 200 h (8 ECTS) (w roku 2021/22) - godziny realizowane z udziałem nauczycieli: 75 h - czas wymagany do przygotowania się do wykładu: 10 h - czas wymagany do przygotowania się do ćwiczeń: 20 h - czas wymagany do przygotowania się do laboratorium: 20 h - czas wymagany do przygotowania się i uczestnictwa w procesie oceniania: 15 h - czas wymagany do przygotowania się do egzaminu: 10 h Łącznie: 150 h (5 ECTS)

Efekty uczenia się - wiedza

W1 - ma uporządkowaną wiedzę w zakresie metodyki i technik programowania układów programowalnych w szczególności w zakresie znajomości języka VHDL oraz w zakresie architektury i oprogramowania systemów zawierających układy SPLD, CPLD, FPGA oraz CSoC, K_W06, W2 - ma uporządkowaną i podbudowaną teoretycznie wiedzę w zakresie zasad działania programowalnych elementów elektronicznych realizowanych w technologii CMOS, a w szczególności w zakresie ich projektowania, implementacji oraz symulacji logicznej i czasowej, K_W08, W3 - ma wiedzę z zakresu projektowania i implementacji układów kombinacyjnych i sekwencyjnych w strukturach programowalnych CPLD i FPGA, K_W04.

Efekty uczenia się - umiejętności

U1 - potrafi stosować podstawowe pakiety oprogramowania użytkowego przeznaczone dla układów programowalnych do ich konfiguracji oraz budowy interfejsu użytkownika K_U02, K_U01, U2 - potrafi wykorzystać wiedzę z zakresu układów programowalnych do projektowania i implementacji prostych maszyn o skończonej liczbie stanów, K_U02, K_U01, K_U07. U3 - potrafi wykorzystać poznane metody i modele matematyczne, a także symulacje komputerowe do analizy i oceny działania cyfrowych układów automatyki i robotyki K_U07.

Efekty uczenia się - kompetencje społeczne

K1 - zna ograniczenia własnej wiedzy i rozumie potrzebę dalszego kształcenia K_K01, K2 - potrafi precyzyjnie formułować pytania służące pogłębieniu zrozumienia danego tematu K_K02.

Metody dydaktyczne

Wykład plus prezentacja multimedialna oraz ćwiczenia laboratoryjne

Metody dydaktyczne podające

- wykład informacyjny (konwencjonalny)

Metody dydaktyczne poszukujące

- laboratoryjna

Rodzaj przedmiotu

przedmiot obligatoryjny

Wymagania wstępne

Dobra znajomość elektrotechniki i teorii obwodów

Koordynatorzy przedmiotu

Marcin Kowalski

Kryteria oceniania

Zaliczenie ćwiczeń odbywa się na podstawie aktywności na zajęciach oraz wykonania na ocenę pozytywną zadań.

Zaliczenie przedmiotu odbywa się na podstawie pozytywnej oceny z ćwiczeń laboratoryjnych oraz wyniku egzaminu pisemnego. K_U02, K_U01, K_U07.

Wykład: egzamin pisemny zawierający pytania dotyczące układów programowalnych i proste testy z języka VHDL K_W04, K_W06, K_W08.
ndst - <50%
dst- 50% ÷ 60%
dst plus- 60% ÷ 70%
db- 70% ÷ 80%
db plus- 80% ÷ 90%
bdb- > 90%

Literatura

1. J. Bhasker, VHDL Primer, A (Prentice Hall, 1998).
2. D. Van Den Bout, Xilinx Student Edition, Version 1.5 (Prentice Hall, 1999).
3. K. Sharma, Programmable Logic Handbook: PLDs, CPLDs and FPGAs (McGraw Hill, 1998).
4. Rushton, VHDL for Logic Synthesis (John Wiley & Son Ltd, 1998).
5. Cohen, VHDL Coding Styles and Methodologies (Kluwer Academic Publishers, 1999).
6. S. D. Brown, Z. G. Vranesic, Fundamentals of Digital Logic with VHDL Design (McGraw Hill College Div., 1999).
7. K. C. Chang, Digital Systems Design with VHDL and Synthesis (IEEE Computer Society, 1999).
8. W. Wrona, VHDL język opisu i projektowania układów cyfrowych (WPKJS, 1998).
9. T. Łuba, K. Jasiński, B. Zbierzchowski, Specjalizowane układy cyfrowe w strukturach PLD i FPGA (WKŁ, 1997).
10. J. Kalisz, Język VHDL w praktyce, (WKŁ, 2002).
11. M. Zwoliński, Projektowanie układów cyfrowych z wykorzystaniem języka VHDL, (WKŁ, 2002)

W cyklu 2022/23L:

W cyklu 2023/24L:

W cyklu 2024/25L:

W cyklu 2025/26L:

Więcej informacji

Dodatkowe informacje (np. o kalendarzu rejestracji, prowadzących zajęcia, lokalizacji i terminach zajęć) mogą być dostępne w serwisie USOSweb:

Strona przedmiotu 0800-UPROG w USOSweb